购物车
相关商品推荐
特价促销商品
您最近的浏览历史
暂无浏览历史现代数字电路与逻辑设计题解及教学参考
点击查看大图
出 版 社：
清华大学出版社
- 出版时间：2005-11-1
- ISBN：730211708X
- 版次：第1次
- 开本：16开
注意：此商品已经缺货，如需购买请先登记！
定价：￥23.00
时代网价：￥19.55 折扣：85折 节省：￥3.45
配送区域：成都市区免费送货上门、货到付款；四川其它地区送货上门、货到付款。全国范围内使用支付宝支付，先收货，后付款，安全方便（支付宝信任商家）。查看具体配送区域
 |
 |
 |
 |
关注过此商品的顾客还关注过
内容简介
本书是与《现代数字电路与逻辑设计》（清华大学出版社出版）一书配合使用的教学参考书。
全书包含两部分内容。第一部分：《现代数字电路与逻辑设计》书中第1章～第8章的习题解答。第二部分：作为教学补充、参考内容的第9章、第10章。此两章内容是数字逻辑的重要组成部分，而且是数字逻辑有关自动机理论的高级部分。 第9章一阶钟控式时序电路补充，依次论述了分频器及其逻辑设计、矩形脉冲信号划分器及其逻辑设计。第10章二阶与高阶钟控式时序电路，依次论述了二阶与高阶钟控式存储网络的逻辑设计、开环式移位寄存器及最大状态转移环的求解方法、闭环式非线性左移位寄存器、闭环式线性左移位寄存器、移位寄存器型的串行信号序列发生器、递推式串行信号序列检测器（识别器）和变进制码制计数器及其逻辑设计。
本书可作为高等院校计算机、控制、通信、电子等专业的教学参考用书，亦可作为有关科技人员深入学习数字逻辑的自学参考用书。
全书包含两部分内容。第一部分：《现代数字电路与逻辑设计》书中第1章～第8章的习题解答。第二部分：作为教学补充、参考内容的第9章、第10章。此两章内容是数字逻辑的重要组成部分，而且是数字逻辑有关自动机理论的高级部分。 第9章一阶钟控式时序电路补充，依次论述了分频器及其逻辑设计、矩形脉冲信号划分器及其逻辑设计。第10章二阶与高阶钟控式时序电路，依次论述了二阶与高阶钟控式存储网络的逻辑设计、开环式移位寄存器及最大状态转移环的求解方法、闭环式非线性左移位寄存器、闭环式线性左移位寄存器、移位寄存器型的串行信号序列发生器、递推式串行信号序列检测器（识别器）和变进制码制计数器及其逻辑设计。
本书可作为高等院校计算机、控制、通信、电子等专业的教学参考用书，亦可作为有关科技人员深入学习数字逻辑的自学参考用书。
目录介绍
第1章 逻辑代数
第2章 逻辑门电路的构成及其工作原理
第3章 组合逻辑电路及逻辑设计
第4章 计算机中十进制整数的加减法运算原理
第5章 集成式双稳态触发器
第6章 时序逻辑电路概述
第7章 一阶钟控式时序电路
第8章 数模转换器与模数转换器
第9章 一阶钟控式时序电路补充
9.1 分频器及其逻辑设计
9.1.1 分频器的定义、分类及一般组成框图
9.1.2 分频数p可变的p/q型分频器的设计流程图
9.1.3 分频数p可变的p/q型分频器设计举例
9.1.4 非等时态钟控式时序电路及其组成框图
9.2 矩形脉冲信号划分器及其逻辑设计
9.2.1 矩形脉冲信号划分器的定义、分类及组成框图
9.2.2 矩形脉冲信号划分器设计的流程图
9.2.3 矩形脉冲信号划分器设计举例
9.2.4 步进器及其组成框图
第10章 二阶与高阶钟控式时序电路
10.1 二阶与高阶钟控式存储网络的逻辑设计
10.1.1 二阶钟控式存储网络的状态转移表
10.1.2 几种常用的二阶钟控式存储网络的状态转移表
10.1.3 高阶钟控式存储网络的状态转移表
10.1.4 几种常用的高阶钟控式存储网络的状态转移表
10.1.5 高阶钟控式存储网络环形状态转移路径的生成
10.1.6 二阶钟控式存储网络设计举例: 开环式左移位寄存器
10.1.7 高阶钟控式存储网络设计举例: 数码寄存器
10.2 开环式移位寄存器及最大状态转移环的求解方法
10.2.1 开环式左移位寄存器
10.2.2 K位二进制数开环式移位变换的最大状态转移环的求解方法
10.3 闭环式非线性左移位寄存器
10.3.1 概述
10.3.2 闭环式左移位寄存器的组成框图与分类
10.3.3 闭环式非线性左移位寄存器的逻辑设计
10.4 闭环式线性左移位寄存器
10.4.1 闭环式线性左移位寄存器的分析
10.4.2 闭环式线性左移位寄存器的设计
10.5 移位寄存器型的串行信号序列发生器
10.5.1 移位寄存器型串行信号序列发生器的组成框
10.5.2 L位二进制数的左移位划分2
10.5.3 移位寄存器型串行信号序列发生器的设计步骤
10.5.4 移位寄存器型串行信号序列发生器的设计举例1
10.5.5 移位寄存器型串行信号序列发生器的设计举例2
10.6 递推式串行信号序列检测器
10.6.1 串行信号序列检测器概述
10.6.2 递推式串行信号序列检测器的功能及状态转移输出功能图
10.6.3 递推式单一种串行信号序列检测器设计举例
10.6.4 几点说明
10.7 变进制码制计数器及其逻辑设计
10.7.1 变进制码制计数器的组成框图及其状态转移进位功能表
10.7.2 变进制码制计数器设计举例
10.7.3 可逆计数器逻辑设计举例
10.7.4 几点说明
参考文献
第2章 逻辑门电路的构成及其工作原理
第3章 组合逻辑电路及逻辑设计
第4章 计算机中十进制整数的加减法运算原理
第5章 集成式双稳态触发器
第6章 时序逻辑电路概述
第7章 一阶钟控式时序电路
第8章 数模转换器与模数转换器
第9章 一阶钟控式时序电路补充
9.1 分频器及其逻辑设计
9.1.1 分频器的定义、分类及一般组成框图
9.1.2 分频数p可变的p/q型分频器的设计流程图
9.1.3 分频数p可变的p/q型分频器设计举例
9.1.4 非等时态钟控式时序电路及其组成框图
9.2 矩形脉冲信号划分器及其逻辑设计
9.2.1 矩形脉冲信号划分器的定义、分类及组成框图
9.2.2 矩形脉冲信号划分器设计的流程图
9.2.3 矩形脉冲信号划分器设计举例
9.2.4 步进器及其组成框图
第10章 二阶与高阶钟控式时序电路
10.1 二阶与高阶钟控式存储网络的逻辑设计
10.1.1 二阶钟控式存储网络的状态转移表
10.1.2 几种常用的二阶钟控式存储网络的状态转移表
10.1.3 高阶钟控式存储网络的状态转移表
10.1.4 几种常用的高阶钟控式存储网络的状态转移表
10.1.5 高阶钟控式存储网络环形状态转移路径的生成
10.1.6 二阶钟控式存储网络设计举例: 开环式左移位寄存器
10.1.7 高阶钟控式存储网络设计举例: 数码寄存器
10.2 开环式移位寄存器及最大状态转移环的求解方法
10.2.1 开环式左移位寄存器
10.2.2 K位二进制数开环式移位变换的最大状态转移环的求解方法
10.3 闭环式非线性左移位寄存器
10.3.1 概述
10.3.2 闭环式左移位寄存器的组成框图与分类
10.3.3 闭环式非线性左移位寄存器的逻辑设计
10.4 闭环式线性左移位寄存器
10.4.1 闭环式线性左移位寄存器的分析
10.4.2 闭环式线性左移位寄存器的设计
10.5 移位寄存器型的串行信号序列发生器
10.5.1 移位寄存器型串行信号序列发生器的组成框
10.5.2 L位二进制数的左移位划分2
10.5.3 移位寄存器型串行信号序列发生器的设计步骤
10.5.4 移位寄存器型串行信号序列发生器的设计举例1
10.5.5 移位寄存器型串行信号序列发生器的设计举例2
10.6 递推式串行信号序列检测器
10.6.1 串行信号序列检测器概述
10.6.2 递推式串行信号序列检测器的功能及状态转移输出功能图
10.6.3 递推式单一种串行信号序列检测器设计举例
10.6.4 几点说明
10.7 变进制码制计数器及其逻辑设计
10.7.1 变进制码制计数器的组成框图及其状态转移进位功能表
10.7.2 变进制码制计数器设计举例
10.7.3 可逆计数器逻辑设计举例
10.7.4 几点说明
参考文献
顾客评论 
（查看所有有关此商品的评论）
（查看所有有关此商品的评论）商品问答 
（查看所有问答）
（查看所有问答）
